曙海培训-UVM验证就业培训班

课程概要
点击此处查看课程详情

　　UVM验证就业培训班

班级规模及环境--热线:4008699035 手机:15921673576/13918613812( 微信同号)

为了保证培训效果，增加互动环节，我们坚持小班授课，每期报名人数限3人到5人，多余人员安排到下一期进行。

培养对象

  1.理工科背景，有志于数字集成电路设计工作的学生和转行人员；
  2.需要充电，提升技术水平和熟悉设计流程的在职人员；
  3.集成电路设计企业的员工内训。

★ 可以通过培训快速进去进入IC行业的专业：

集成电路工程、微电子、电子与通信工程、电子科学与技术、电路与系统、
电子信息工程、计算机科学与技术、软件工程、
光学工程、控制工程、电气工程、
材料类、
物理类
机械类
化学类
......等理工科专业

就业服务

面试笔试题详细讲解

简历打磨

模拟面试

公司内部推荐（部分公司直接安排面试）

未来职业规划

授课方式

在线直播授课+服务器登录实训，也可以线下现场培训。

督导老师每天跟踪学习情况，充分调动你的学习激情。

每天有资深的IC老司机带着你学习做项目，

你唯一需要保障的只是时间和坚持。

上课时间

近开课时间：2020年11月30日

课程目标

IC设计培训课程可以让学员深入了解复杂芯片的基本模块建立，把握时序的计算及其调整，掌握DFT的概念和重要性及其实际应用，了解后端的芯片流片过程以及影响芯片性能的各种因数，掌握如何提高整个芯片设计的成功率和高性能，能够独立完成各个流程的设计，并大幅度提高个人在IC设计各个环节中的设计能力。

主要内容：
集成电路设计流程及IC版图设计
总体设计及布局规划
各种电路的版图实现及验证
版图设计中各种技术考量

实验课内容：
完成一个大型芯片的全部版图设计

免费颁发相关工程师等资格证书

        ☆注重质量
        ☆边讲边练

        专注高端培训16年，曙海提供的证书得到本行业的广泛认可，学员的能力
        得到大家的认同，受到用人单位的广泛赞誉。

本课程实战演练使用Synopsys公司的DC,PT等工具，
和Cadence公司的Encounter,Virtuoso等工具，多工具联合从头至尾强化练习整个芯片的生成过程，强调实战，实战，还是实战！

免费、无保留赠送，教学过程中使用的Synopsys公司和Cadence公司的全套工具和安装方法，而且还赠送已经在VMware Linux下安装好的Synopsys公司和Cadence公司的全套工具（这套工具非常珍贵，费了老师很多心血才全部安装好），让您随时随地，打开电脑就能进行芯片的设计和练习！

质量保障

        1、培训过程中，如有部分内容理解不透或消化不好，可免费在以后培训班中重听；
        2、课程完成后,授课老师留给学员手机和Email,保障培训效果,免费提供半年的技术支持。
        3、培训合格学员可享受免费推荐就业机会。

　　UVM验证培训班

第一阶段

课程说明：

SystemVerilog验证是针对数字电路验证技术初/中级学员的课程，是数字电路验证工程师必须掌握的一项基本技能。该课程不仅是对SystemVerilog的语法描述，更重要的是对SystemVerilog OOP技术的理论和用法的归纳，总结和升华，通过SystemVerilog验证课程的学习可以快速成为一名合格的IC验证工程师，构建基于SystemVerilog语言的Testbench，熟练掌握验证流程和验证工作规划，进而为掌握IC高级验证技术打下坚实的基础。

课程大纲：

1.SystemVerilog 验证平台的架构

2.SystemVerilog 语义语法

3.SystemVerilog 并发操作机制

4.Object Oriented Programming (OOP) 面向对象的编程

5.SystemVerilog 内部通信机制

6.SystemVerilog Assertion

7.功能覆盖率统计

第二阶段 SystemVerilog UVM 验证

课程说明：

UVM验证方法学是针对数字电路验证技术高级学员的课程，是数字电路验证工程师需要掌握的一项高级技能。该课程不仅是对UVM验证方法的理论描述，更重要的是对UVM验证方法学的理论和用法的归纳，总结和升华，通过UVM验证方法学课程的学习可以快速成为一名优秀的IC验证工程师。

本课程适合于使用UVM验证方法学进行科研和IC验证的具有高级水平的学生和工程师，也适合于有志于从事IC验证工作，期望进入IC验证领域的相关人员。参加学习的学员需要具有数字电路的基础知识，掌握数字逻辑仿真技术。

课程大纲：

1. UVM 验证平台的架构

2. UVM 消息服务机制

3. UVM 数据建模

4. UVM component factory and configuration

5. TLM communication

6. UVM callback

7. UVM sequence and sequencer

8. Advance on UVM phase

9. Register Abstraction Layer (RAL)

第三阶段 SystemVerilog UVM SPI和HOST IP验证

IP项目实践：APB-SPI模块验证

讲解design spec和编写验证计划
讲解如何搭建基于UVM-RAL验证平台
使用平台自动生成脚本生成UVM平台框架
使用RAL脚本自动生成寄存器模型

IP项目实践：APB-SPI模块验证

UVM平台搭建及RAL集成
编写功能覆盖率
创建test cases并进行debug
Regression及覆盖率分析
编写验证报告

IP项目实践：SD-HOST模块验证

SD协议简介
讲解design spec和寄存器文档
编写验证计划文档
使用平台自动生成脚本生成UVM平台框架
使用RAL脚本自动生成寄存器模型
AHB接口功能组件代码编写及调试

IP项目实践：SD-HOST模块验证

RAL访问寄存器testcase编写及check
SD接口功能组件代码编写及调试
完成参考模型和比对板

IP项目实践：SD-HOST模块验证

编写功能覆盖率
创建test cases并进行debug
随机测试，回归测试，覆盖率分析
完成验证报告文档编写
指导学生完成整个项目（答疑）
课程总结和面试指导

第四阶段 UVM高阶培训

UVM基本模块：

OOP 进阶
讲解UVM验证平台及结构
Objection机制
配套上机实例

UVM基本模块：

数据建模transaction
sequence机制
Factory机制
Config机制
配套上机实例

UVM进阶：

TLM通信机制
Callback机制
Phase机制
配套上机实例

UVM进阶：

Virtual sequence使用
Sequence library
寄存器模型reg_model
前门后门访问机制
复杂寄存器模型用法
配套上机实例

IP项目实践：SRAM控制器UVM平台搭建

AHB 协议简介
SRAM 时序
AHB-SRAM控制器设计介绍
讲解如何搭建UVM验证平台
自动生成平台脚本讲解及使用（perl）
搭建完整UVM验证平台
创建test cases进行仿真验证
课程总结

第五阶段 UVM高阶培训

序号	课程内容
1	UVM进阶： Component/object Config机制 TLM通信机制 Phase机制 Objection机制配套上机实例
2	UVM进阶： Factory机制 Sequence机制 Virtual sequence使用 Sequence的进阶使用 Sequence library 配套上机实例
3	UVM进阶：寄存器模型reg_model 前门后门访问机制复杂寄存器模型用法 Callback机制配套上机实例
4	Perl脚本：语法实例精讲配套上机实例项目所需perl脚本精讲
5	IP项目实践：SRAM控制器讲解design spec和RTL代码讲解如何搭建UVM验证平台自动生成平台脚本讲解及使用（perl）搭建完整UVM验证平台创建test cases进行仿真验证指导学生完成整个项目
6	IP项目实践：-SD HOST 讲解design spec和RTL代码验证计划文档搭建完整UVM验证平台完成功能覆盖率，assertion 仿真脚本，regression脚本编写集成寄存器验证RAL，完成寄存器验证创建test cases进行仿真验证随机测试，回归测试，覆盖率分析完成验证报告文档编写指导学生完成整个项目
7	IP项目实践：SDMem 讲解SD协议讲解design spec文档讲解复杂协议构造及验证平台搭建方法搭建完整UVM验证平台完成test plan和verification spec 完成test matrix，创建test cases 使用VCS 完成仿真debug
8	总结及面试课程及实践总结面试流程及面试题专属验证工程师简历编写讲解如果根据自己简历回答面试问题面试模拟
9	就业考核理论考试考核实践项目考试考核

请登录后发表评论

新评论

全部第1节第2节第3节第4节

我的报告 / 所有报告

训练营 UVM验证就业培训班

课程教师

训练营 UVM验证就业培训班

课程教师

开始新实验

开始评估课实验

开始实验